[ベル音]

こんにちは。 マルチプレクサとシグナル・スイッチの基礎を説明します。 このビデオ・シリーズは、アナログ信号スイッチの基礎について 解説します。 このビデオでは、まず最初の短い説明で、 アナログとデジタルそれぞれの信号 スイッチの違いについて説明します。 次に説明する基本的な構造は、 各種アナログ・スイッチに共通しています。 特に、オン抵抗が 入力信号に対してどのように異なるかを、さまざまなタイプの スイッチごとに説明します。 このビデオの目的は、 アナログ・スイッチがデジタル・スイッチとどのように異なっているか、 また、TIの一般的なアナログとデジタルの各スイッチのアーキテクチャについて理解することです。 アナログ・スイッチの設計目的は、 オーディオやセンサ入力のようなアナログ信号に対応することです。 これらのスイッチは多くの場合、デジタル信号についても高い性能を 発揮します。 デジタル・スイッチ、言い換えるとバス・スイッチの設計目的は、通過または絶縁を デジタル信号レベルで決定することです。 時にはこれらのスイッチが示す能力は、 アナログ信号を引き渡す目的でも使用できることがあります。 TIのアナログ・スイッチ/マルチプレクサとデジタル・バス・スイッチ/マルチプレクサは、 電気的に同等であり、両者は 共通のスイッチ・アーキテクチャを共有しています。 これらは半導体業界で一般的に採用されています。 シグナル・スイッチの最もシンプルな形態は、 MOSFET 構造を採用し、CMOSインバータでそのゲートを駆動することです。 最も一般的かつ広く使用されているスイッチのタイプは、 NFETスイッチ、送信ゲート・スイッチ、 およびチャージ・ポンプ搭載NFETです。 ここでこれらのスイッチの基本構造を観察し、 それらの主な特性を理解しましょう。 このスライドが示している代表的な構造は、簡略化した FETスイッチであり、その構成要素は、1個のNチャネル・トランジスタ、 ゲート・バイアス、およびイネーブル回路です。 このスイッチは双方向です。つまり、ソースと ドレインは、互いに交換可能です。 端子のうち電圧が最小のものが ソースとみなされます。 ドレインとソースの間に位置する抵抗 r は、 電圧差によって異なります。つまり、ゲートと ソースの間の電圧、VGS です。 ここで十分な電圧を印加する、 つまりソースを基準としてそれより高い電圧をゲートに印加すると、 このスイッチは導通し、電圧信号ドレインに 印加したものはスイッチ経由で流れ、 歪みは発生しません。 ゲート - ソース間電圧のうち、 NMOSが導通を開始する時点の電圧を、 スレッショルド電圧、VTと呼びます。 次に、出力イネーブルOEがローの場合、 ゲートに印加される電圧は、 ハイ、つまりVCCにほぼ等しい値になります。 ドレインに印加している電圧VIが、VCCを下回っており、 Nチャネル・トランジスタのスレッショルド電圧以下である場合、 オン抵抗は小さくなり、ソースに印加される電圧は VI に等しくなります。 VI が VCC に近づくと、r(on) は急激に大きくなります。 ソース電圧がドレイン電圧に合わせて上昇することはなく、 出力電圧は、VCC - VTという値にとどまります。 この図で、r(on)とVIの間の曲線が示しているのは一般的な形状であり、 r(on) と VI の特性として、代表的な NMOS 直列 (シリーズ) スイッチで見受けられます。 N チャネル FET スイッチはシンプルであり、 レベル・シフタとして使用できます。特に、I/O ピンが 電源電圧を上回る場合です。 NMOS 直列スイッチの制限は、 通過させることのできる信号が、最大で VCC を 下回るスレッショルド電圧までである、ということです。 このスライドが示している代表的な構造は、 NMOS/PMOS FETの並列 (パラレル) スイッチであり、 別名は、送信ゲート・スイッチです。 NMOS/PMOS 並列スイッチを構成しているのは、N チャネル・パス・トランジスタを、 P チャネル・パス・トランジスタと並列に配置した組み合わせです。 N チャネル MOSFET でソース - ドレイン間抵抗が 小さくなるのは、ドレイン電圧がVG - VTより低い場合です。 ここで、VGはゲート電圧のことです。 PチャネルMOSFETでソース - ドレイン間抵抗が 小さくなるのは、ソース電圧がVT + VGより高い場合です。 この並列の組み合わせで N チャネルとPチャネルの各パス・ トランジスタを使用する場合、ソース - ドレイン間抵抗、つまりチャネル抵抗を 低減できるのは、入力電圧範囲全体が 0V から VG までの場合です。 この結果、並列抵抗の組み合わせは、 N チャネルと P チャネルそれぞれの個別抵抗よりかなり平坦になります。 平坦なrが特に重要なのは、 V(I) と V(O) の各信号を、レール・ツー・レールの振幅で動作させる必要がある場合です。 イネーブル OE がローの場合、NMOS/PMOS 並列スイッチに印加する VG は VCC に等しくなり、0 から VCC までという信号範囲{を、71} このスイッチ経由で渡すことができます。 このグラフが示している全般的な形状は、 r(on) と VI の特性であり、 NMOS/PMOS FET の代表的な並列スイッチや、 NMOSとPMOSの特性に該当します。 r(on)とVIの間の曲線の形状 は、構造によって異なる可能性があります。 NMOS と PMOS の構造です。 NMOS/PMOS FET の並列スイッチの短所は、 入出力それぞれの静電容量が 増加することです。原因は、ソースとドレインの面積が、 トランジスタの組み合わせによって加算されるからです。 このスライドが示している代表的な構造は、NMOS スイッチと チャージ・ポンプを組み合わせた場合です。 送信ゲート・スイッチ内で、 ソース - ドレイン間抵抗は N チャネルFETスイッチより小さくなりますが、 PMOS が静電容量を追加します。 この追加は、一部のアプリケーションでは望ましくありません。 この問題を解決するために、別のタイプのスイッチ構造を使用します。 この場合、NMOS 直列スイッチに接続した回路から充電を行うことが関係します。 このチャージ・ポンプ回路が生成するのは、 NMOS のゲートに印加する電圧であり、 この値は VCC より 2V ないし 3V 高い電圧です。 その結果、入力電圧がVCCに達した時点でも、 スイッチは引き続きオンにとどまり、出力電圧は 入力電圧と同じ値になります。その範囲は、 0 から VCC までという入力電圧範囲にわたります。 このグラフが示しているのは、r(on) と入力電圧の特性であり、 NチャネルFETスイッチと チャージ・ポンプを組み合わせた場合に該当します。 この場合の欠点、つまりチャージ・ポンプ回路を NMOS 直列スイッチに接続する場合の欠点は、 付加的な消費電力が発生することです。原因はチャージ・ポンプ回路です。 TI プレシジョン・ラボのビデオをご覧いただきありがとうございました。 「共通のスイッチ・アーキテクチャとは何か？」を紹介しました。 スイッチとマルチプレクサに関する技術資料、 各種製品を検索するには、tij.co.jpにアクセスしてください。