こんにちは。TIのLDOグループのアプリケーション・マネージャの Mike Hartshorneです。 このビデオではLDOアーキテクチャについて説明し、それぞれのLDO アーキテクチャがデバイスやシステムの性能に 及ぼす影響について解説します。 まず標準的なLDOの一般的なブロック図を紹介し、 その後でLDOの小信号モデルについて 説明します。 今回は3つの主なパス・デバイス、 PMOS、NMOS、BJTを 取り上げます。 また、LDOの重要な4つの性能パラメータである ドロップアウト、ノイズ、PSRR、スタートアップ についてもお話しします。 まず、この図は 一般的なブロック図の概要を示しています。 このブロック図は重要な4つの部品で構成されています。 ここにリファレンス電圧があります。 リファレンス電圧は高精度DC電圧を供給し、出力は この値に追従します。 次にパス・デバイスが VINからVOUTへの電流の流れを制御します。 エラー・アンプは帰還ノードをリファレンス 電圧にマッチさせます。 これは帰還抵抗で、出力電圧をリファレンス電圧より高く するために調整できます。 次は小信号モデルです。 この図は、標準的なLDOの簡素化したACモデルを示しています。 シンブルなブロック図です。 LDO内部のさまざまなブロックを表しています。 入力電圧がこのループに影響を及ぼさないことが理想です。 左側にはループの入力を形成するリファレンス電圧が あります。 次に、エラー・アンプとパス・デバイスがゲインの大きい パスを形成します。高精度の出力レギュレーションには、 このパスが必要です。 その後、信号は出力インピーダンスに供給されます。 出力インピーダンスはループに大きな影響を及ぼします。 VOUT側に接続されている帰還抵抗は、ループに 帰還供給される信号を生成し、帰還ノードと リファレンスの間で誤差（エラー）信号を形成 します。 実際のデバイスではループが入力電圧から独立 することは不可能です。 この図は入力電圧がループのさまざまな部分に どのように供給され、出力にどのような変動を 与えるかを示しています。 左側ではリファレンス電圧へのVINの結合が可能な こと、また右側ではパス・デバイス経由で VINとVOUTの直接結合が可能なことが わかります。 このスライドは、簡素化したACモデル内の各ブロックが LDOのブロック図とどのように関連しているかを示しています。 ます、ACモデルの入力側にリファレンスがあります。 青で表示されています。 次に、赤で表示されているエラー・アンプがあります。 帰還抵抗はLDO出力に接続されているとともに、AC モデル上の帰還 ループも形成しており、グレーで表示されて います。 GMはパス・デバイスのゲインであり、 緑色で表示されています。 出力インピーダンスはオレンジで表示されています。 出力インピーダンスは出力コンデンサと 負荷で形成されています。 次に、現在の標準的なLDOで使用されている3種類の 異なるパス・デバイスについて説明します。 最初はP型MOSFET、つまりPMOSです。 これは最も一般的なタイプのパス・デバイスです。 超低ドロップアウトを実現でき、低Iqで 動作するので、チャージ・ポンプやバイアス・レールは不要です。 次はNMOSです。 NMOSは可能な限り最小のドロップアウトを実現できます。 ただし、追加のバイアス・レールまたはチャージ・ ポンプを内部で必要とします。 PNPを使用することも可能です。 高電圧アプリケーションで一般的に使用されており、 低ノイズ・アプリケーションにも対応可能です。 ここで、PMOSパス・デバイスを詳細に見てみます。 すでに述べたたように、PMOSの利点はシンプルであり、 現在の全LDOタイプの中でコストが最も 低いということです。 欠点は、同じサイズの他のデバイスに比べてRDS(ON) が 高いこと、またドレイン・コモン（接地）構造を 使用するという点です。 このドレイン接地構造が原因で、同等の他のアーキ テクチャ・タイプに比べて出力インピーダンスが大きくなります。 これは、VOUTのレギュレーションが他のアーキテクチャ ・タイプほど優れていない可能性があることを示しています。 次にNMOSを見てみます。 すでに述べたように、NMOSには単位面積当たりの RDS(ON) が優れているという利点があります。 これは、デバイスのサイズが等しい場合にドロップ アウト（電圧降下または電位差）が小さくなることを意味します。 NMOSもドレイン接地構造を採用しています。 この結果、出力インピーダンスが小さくなりますが、 小さい出力インピーダンスはさまざまな出力コンデンサ、つまり COUTと比較して安定性の範囲がより広くなることを 意味します。 また、小さい出力インピーダンスは過渡応答 時にレギュレーションの維持を 可能にすることを意味します。 欠点は、ドロップアウトに近い時、つまりVINとVOUTの 電位差が小さい時に、チャージ・ポンプまたは外付け バイアス・レールが必要になるという点です。 PNPパス・デバイスは高電圧アプリケーションで 一般的に使用されています。 PNPまたはNPNベースの多くのプロセスが、 より電圧の高いオプションを用意しているからです。 また、エラー・アンプもバイポーラ・プロセスで改善されます。 これは、同等のバイアス電流でノイズを低減 できることを意味します。 欠点は、バイポーラ・プロセスでの低Iqデバイスの設計 が困難で、軽負荷時にドロップアウトが高く なる可能性があることです。 では、いくつかのLDO性能パラメータについてもお話し します。最初はドロップアウトです。 ドロップアウトとは、レギュレーションの維持に必要と されるVINとVOUTの最小電位差です。 このチャートではドロップアウトをVDOと表現しています。 ドロップアウトは重要です。デバイスがドロップアウト 状態になると、PSRR、ノイズ、ロード・ レギュレーション、過渡応答のいずれにも負の影響が出ます。 ドロップアウトはVINからVOUTを引いた値です。 この時点でVOUTは公称レギュレーション電圧 よりも低い値です。 MOSFETの場合、デバイスがドロップアウト状態になると、 パス・デバイスはリニア領域の動作に移行 します。 この場合、MOSFETパス・デバイス上のドロップアウトの 大きさは負荷電流に比例します。 では、NMOS PMOSデバイスのドロップアウト を詳しく説明します。 前のスライドですでに説明したように、デバイスが ドロップアウト状態になった時点で、FETはリニア領域の 動作に移行します。 リニア領域で動作しているFETの抵抗は、この式で 表されます。ここで RDS(ON) は 1/（μ(n)×C(ox)×W/L×(V(GS) - V(TH))） です。 多くの変数がありますが、ここでは変数のすべての 詳細は説明せず、 いくつかの変数だけを取り上げます。 最初の重要な点は、変動性がドロップアウト 自体に対して直接的に反比例すること です。 温度が上昇すると変動性が低下するからです。 左側のグラフが示すように、変動性が低下すると ドロップアウトは大きくなります。 このグラフはTLV73318の温度とドロップアウトの関係を示しています。 赤の直線は125℃時の動作を示し、 下の紫の直線は-40℃時の動作を 示しています。 次に重要な変数はVGS電圧です。 同じLDOの場合、動作電圧が高い方がゲート・ソース間 電圧、つまりVGS電圧が低下しやすくなります。 そのため、出力電圧が高いデバイスに対して VGSは実際には大きくなります。 これら2つのグラフを比較するとそのことがわかります。 左側のグラフはTLV733の1.8Vバージョン、 右側のグラフはTLV733の3.3Vバージョン です。 右側の3.3Vバージョンの方が、どの温度でもドロップアウト 電圧が低くなっています。出力電圧とVGS電圧が高い からです。 PNPパス・デバイスのドロップアウトは多少異なります。 PNPパス・デバイスの場合、コレクタ・エミッタ間電圧、 つまりVINからVOUTを引いた値が低い時、 デバイスは飽和状態です。 この状態で電圧は出力電流に直接比例 しません。 飽和状態の時、デバイスの応答は非常に遅くなります。 TPS7A49などの多くのデバイスは反飽和回路を使用 し、過渡条件下で飽和から回復する時間を改善 しています。 右のグラフはPNPベースのLDOであるTPS7A49のI(OUT) に対するVドロップアウトを示しています。 電流が低い時にドロップアウトが出力電流に 直接比例していないことがわかります。 さて、次の重要な性能パラメータであるノイズについて 考えてみます。 出力電圧変動のうち、負荷に関連のない成分は入力に 起因することがあります。つまり、すでに述べた ように、入力からのループ結合です。 その他はデバイス固有のノイズに起因 します。 電源除去比は、入力から出力までに発生する可能性のある結合の大きさを を決定します。 します。 固有ノイズは実際はデバイスの内部回路に 由来します。 この先、このプレゼンテーションでは、 デバイス固有ノイズを単純にノイズと呼びます。 データシートに記載されているLDOノイズは 、多くの 仕様で総RMS出力ノイズに結合されています。 このノイズは通常、10Hz～100kHzの範囲のRMS 電圧で規定されています。 多くのLDOにおいて、主なノイズ生成源は リファレンス電圧とエラー・アンプです。 LDOにはノイズを低減する方法がいくつか あります。 最も一般的な方法はノイズ低減（NR）コンデンサを 使用する方法です。 ノイズ低減コンデンサ（C(NR)）は、LDOのノイズ低減 ピンに接続し、ノイズの多いリファレンス電圧とエラー・ アンプの間でRCフィルタを形成することにより 動作します。 右のグラフは10nF、100nF、1μFという3種類{の159} 異なるNRコンデンサと、 それぞれに対応するノイズ密度プロットを 示しています。 ご覧のように、フィルタリング能力が向上 すると、周波数が低くなるごとにノイズが低減し、 値の大きいNRコンデンサほど総RMSノイズが低下します。 低ノイズ・デバイスにおける C(NR) の使用例を紹介します。 これはTPS7A91のブロック図です{。167} TPS7A91はアンプを1個使用した低ノイズLDOです。 C(NR) の左側の端子が NR/SS ピンに接続されています。 これは0.8Vリファレンスからエラー・アンプ までのフィルタを形成しており、優れた低ノイズ 性能を実現しています。 中には、C(NR) コンデンサを内部に統合している デバイスもあります。 これはLP5907の例です。 左側にあるのは代表的なバンドギャップ回路図です。 この場合大きなノイズが発生し、ノイズはゲイン段 0.8に供給され、その後段には非常に値の大きい抵抗が配置されています。 デバイス上で統合されるRとCで低周波数の極を形成 するためにはこの抵抗が重要です。 このデバイスの出力はC(NR)コンデンサを必要とせずに、 超低ノイズを実現します。 さて、出力電圧を変更するとノイズにどのような変化が 生じるでしょうか。 出力電圧を変化させるには、帰還抵抗を変更する必要が あります。 帰還抵抗を変更すると、実質的にノイズが 増加します。 その例を右に示します。 右上にあるブロック図では、入力側DC電源電圧が 短絡し、リファレンスが 短絡し、エラー・アンプへの入力はリファレンス ではなく、この時点でノイズ になります。 これを小信号モデルに関連付けると、従来は リファレンスでしたが、現在はノイズが入力を形成しています。 数値に注目して小信号モデルで計算すると、 VOUTをノイズで割った伝達関数が、帰還抵抗による 減衰にほぼ反比例していることがわかります。 つまり、AFBは R2/（R1+R2）で求めることが できます。 標準的なアーキテクチャで、出力電圧の上昇により 生じるノイズを低減するにはどうすればよい でしょうか。 1 つのアプローチは、フィードフォワード・コンデンサ C(FF) を使用することです。 前のスライドで紹介したように、C(FF) は抵抗による減衰、 つまりAFBを、周波数全体で1に近付けます。 周波数が高くなるほどAFBは1に近付きます。 この結果、ノイズ・ゲインが実質的に低下し、 総ノイズも低下します。 4種類の異なるC(FF)コンデンサを使用した例を 右に示します。 赤の曲線は10pFのC(FF)を使用した場合の最大ノイズ です。 CFFを1nFから100nFに、さらに10μFへと大きくすると、 ノイズは順に減少して いきます。 出力電圧の上昇により生じるノイズを低減するもう1つの 方法は、リファレンス電圧を高くし、ユニティ ・ゲインを出力で使用することです。 TPS7A4700を使用した例を示します。 ここでは、内部の選択可能抵抗を使用して バンドギャップ電圧を高くしています。 現在、ゲイン設定したバンドギャップ電圧の出力に フィルタを配置しており、出力は引き続き ユニティ・ゲインなので、出力電圧が上昇しても 出力電圧ノイズは増加していません。 次に、LDOの重要な性能パラメータのうち、 電源除去比、すなわちPSRRについて説明します。 PSRRはデバイスが入力信号を減衰する能力を 表します。 この特性は低ノイズ・アプリケーションにとって 重要です。多くの場合、入力電源には高いレベルの ノイズが存在しているからです。 PSRRはAC入力電圧をAC出力電圧で割った式で 表すことができ、単位は通常、デシベル（dB）です。 デバイスのPSRR性能は一般的に、3種類の異なる領域に 分けられます。 領域1は低周波領域で、PSRRは通常、入力から リファレンスへの結合、あるいはデバイスの放熱特性 からリファレンスへの結合によって決定 されます。 領域2は通常、エラー・アンプの開ループ・ゲインに よって決定されます。 アンプの開ループ・ゲインが高い場合、この領域の PSRRも高くなります。 領域3は通常、寄生容量と出力コンデンサによって 決定されます。 パス・デバイスの寄生容量は出力コンデンサとの間に インピーダンスの除数（デバイダ）を形成します。 領域3の端にピークが存在しています。 これは 出力コンデンサの共振周波数が領域3で非常に 低いインピーダンス・ノッチを形成した結果であり、 PSRRに非常に高いピークが生じることになります。 PSRRの改善のために追加のパス・デバイスを使用するデバイスもあります。 このデバイスをカスコード・パス・デバイスと呼びます。 カスコード・パス・デバイスを使用する場合、実質的に LDOの出力インピーダンスを低減できます。 これにより、PSRRの改善が可能になります。 カスコード・パス・デバイスを使用している製品例として、 LP38798、TPS7A81、TLV707があります。 このビデオで説明する最後の性能パラメータは、起動 です。 起動性能はデバイスにとって重要です。 負荷にとって有害な突入電流と出力電圧の変化に つながる可能性があるからです。 次に、代表的な起動動作についてお話しします。 まず、入力に電力が供給され、高い電位に達します。 次に、リファレンス電圧が上昇を開始します。 理想的な挙動は、リファレンス電圧が0から 開始される場合でも、帰還電圧が強制的にリファレンス 電圧に追従することです。 その結果、0から最終出力電圧まで、 VOUTはレシオメトリック動作で帰還電圧に追従します。 起動が非常に重要な理由の一つは 突入電流にあります。 突入電流の挙動を詳細に見てみます。 まず、出力は0から始まり、最終的な出力電圧へと 上昇します。 この間、電流は出力コンデンサと負荷の両方に 供給されます。 突入電流は出力コンデンサ電流と負荷電流の 合計です。 突入電流は突入期間中と起動中に 急勾配の電流ランプになります。 多くのLDOは理想的なスタートアップ挙動を示しません。 左側のグラフからわかるように、一部のデバイスでは 0から起動曲線の中間に 急上昇します。 この現象の一般的な原因は、 エラー・アンプの入力範囲がレール・ツー・レール（フルスイング）ではない ことです。 エラー・アンプがレール・ツー・レール入力段を搭載して いないデバイスの場合、 スレッショルド電圧と入力アンプのオーバードライブ電圧の和より高い値に Vref電圧が達した時に初めて、リファレンス・ノードと同じ値になるように帰還ノードをレギュレーションできます。 理想的でないスタートアップは、システムの問題を引き起こす可能性があります。 この挙動を見てみます。 起動が理想的でない場合、VOUT は 0からその最終的なレギュレーション電圧の中間程度の値に 上昇します。 この間、VOUTのdV/dtは高い値になっており、 COUTコンデンサに対する突入電流を生じさせます。 COUTコンデンサへの電流の突入は、突入電流という 形でLDOに電流が突入する現象を意味 します。 突入電流が発生すると、入力電圧の低下につながる 可能性があり、その場合はアップストリーム・ コンバータが電流制限に達する、スーパーバイザが 入力レールでトリップを引き起こす、などの問題が 入力レール上で生じる可能性があります。 一部のLDOは理想的な起動挙動の実現により、 突入電流を最小化できます。 その例がTPS74Xファミリで、 起動中に出力電圧を制御するために、 ソフト・スタート・コンデンサ C(SS)への定電流を使用します。 右側のグラフで、0から最終的なVOUT電圧まで一定のdV/dtを実現 できていることがわかります。 この特性は突入電流の減少と理想的な起動挙動につながります。 これでLDOアーキテクチャに関するプレゼンテーションを終了します。 設計に役立つことを願っています。 詳細はtij.co.jpをご覧ください。 ありがとうございました。